विवरण और उदाहरण IEEE Std 1800-2012 § 11.5.1 "वेक्टर बिट-सिलेक्ट और पार्ट-सिलेक्ट एड्रेसिंग" में पाया जा सकता है। पहली आईईईई उपस्थिति आईईईई 1364-2001 (वेरिलोग) § 4.2.1 "वेक्टर बिट-सिलेक्ट और पार्ट-सिलेक्ट एड्रेसिंग" है। यहाँ LRM से एक प्रत्यक्ष उदाहरण है:
logic [31: 0] a_vect;
logic [0 :31] b_vect;
logic [63: 0] dword;
integer sel;
a_vect[ 0 +: 8] // == a_vect[ 7 : 0]
a_vect[15 -: 8] // == a_vect[15 : 8]
b_vect[ 0 +: 8] // == b_vect[0 : 7]
b_vect[15 -: 8] // == b_vect[8 :15]
dword[8*sel +: 8] // variable part-select with fixed width
हैं sel
0 तो dword[8*(0) +: 8] == dword[7:0]
हैं sel
7 है तो
बाईं हमेशा प्रारंभिक सूचकांक करने के लिए मूल्य। दाईं ओर की संख्या चौड़ाई है और सकारात्मक स्थिर होना चाहिए। +
और -
एक उच्च या निचले सूचकांक मान के प्रारंभिक अनुक्रमणिका के बिट्स का चयन करने के लिए इंगित करता है।
address
मान लिया जाये कि थोड़ा endian में है ([MSB: LSB]) प्रारूप, तो if(address[2*pointer+:2])
if({address[2*pointer+1],address[2*pointer]})
यह http://stackoverflow.com/questions/17778418 – dwikle