memory-barriers

7गर्मी

1उत्तर

क्या `std :: memory_order_acquire` के अर्थशास्त्र को x86/x86_64 पर प्रोसेसर निर्देशों की आवश्यकता है?

यह ज्ञात है कि आपरेशन load() और store() स्मृति बाधाओं memory_order_consume, memory_order_acquire, memory_order_release, memory_order_acq_rel कैश और पाइप लाइन के लिए एक प्रोसेसर निर्देश की आवश्यकता नही

c++ c++11 concurrency x86 memory-barriers 2013-09-02

---

13गर्मी

1उत्तर

क्या इंटेल मेमोरी मॉडल SFENCE और LFENCE को अनावश्यक बनाता है?

इंटेल मेमोरी मॉडल की गारंटी देता है: स्टोर अन्य स्टोर भार अन्य भार http://bartoszmilewski.com/2008/11/05/who-ordered-memory-fences-on-an-x86/ मैं के साथ फिर से आदेश दिया नहीं किया जाएगा के साथ फिर से

assembly optimization x86 atomic memory-barriers 2015-09-21

---

6गर्मी

1उत्तर

यह संभव ही भंडारण पक्ष

सबसे पहले, कुछ संदर्भ पर स्मृति बाधाओं का उपयोग करने के है: मैं एक पूर्व C11, इनलाइन एएसएम आधारित परमाणु मॉडल के साथ काम कर रहा हूँ, लेकिन इस के प्रयोजनों के लिए मैं अनदेखी करने के लिए खुश हूँ सी पहलू

c assembly cpu-architecture memory-barriers 2014-10-10

---

7गर्मी

1उत्तर

GlGenerateMipmap की कौन सी मेमोरी बाधा आवश्यक है?

मैंने GL_ARB_shader_image_load_store का उपयोग कर बनावट के पहले मिपमैप स्तर पर लिखा है। प्रलेखन में कहा गया है कि कैश को उचित रूप से फ्लश करने के लिए, मुझे अन्य परिचालनों में इस छवि की सामग्री का उपयोग

opengl glsl memory-barriers mipmaps 2014-07-11

---

6गर्मी

1उत्तर

x86 पर तुलना करें और स्वैप करें - यह एक पूर्ण बाधा क्यों है?

this प्रश्न के उत्तर के अनुसार, ऐसा लगता है कि x86 पर LOCK CMPXCHG वास्तव में पूर्ण बाधा का कारण बनता है। संभवतः, यह Unsafe.compareAndSwapInt() हुड के नीचे भी उत्पन्न होता है। मैं यह देखने के लिए संघर

java multithreading atomic memory-barriers compare-and-swap 2017-07-13

---

5गर्मी

2उत्तर

सी #/सीएलआर: मेमोरीबैरियर और फाड़ा

पढ़ता है बस मेरे खाली समय में समेकन के साथ खेल रहा है, और पाठक पक्ष पर ताले का उपयोग किये बिना टूटे हुए पढ़ने को रोकने की कोशिश करना चाहता है, इसलिए समवर्ती पाठक एक दूसरे के साथ हस्तक्षेप नहीं करते है

c# concurrency clr concurrent-programming memory-barriers 2013-09-21

---

6गर्मी

1उत्तर

में आदेश निष्पादन

मेरा विचार के साथ पर जाने के लिए है कि दोनों सॉफ्टवेयर और हार्डवेयर स्मृति बाधाओं का उपयोग कर मैं एक कोड है कि संकलक अनुकूलन के साथ संकलित किया गया है के अंदर एक विशेष समारोह के लिए बाहर के आदेश अनुकू

c gcc assembly compilation memory-barriers 2016-08-03

---

5गर्मी

1उत्तर

सिंगल-निर्माता, सिंगल-उपभोक्ता रिंगबफर के लिए कम-प्रतिबंधित मेमोरी ऑर्डरिंग?</p> <pre><code>_lastReadIndex _lastWrittenIndex </code></pre> <p>तो वहाँ ringbuffer में अपठित डेटा है जब इन दो मूल्यों बराबर नहीं हैं:

मैं एक RingBuffer जो एक उपभोक्ता और एक निर्माता सेवाओं और नए डेटा का पता लगाने के दो पूर्णांकों का उपयोग करता है। निर्माता वेतन वृद्धि (और moduluses ringbuffer आकार के साथ रेप-चारों ओर करने के लिए) _l

c++ multithreading c++11 memory-barriers memory-order 2016-01-23

---

5गर्मी

3उत्तर

सी ++ 11 परमाणु मेमोरी ऑर्डर गैर-परमाणु चर के साथ

मुझे इस बारे में अनिश्चितता है कि सी ++ 11 में परमाणु चर के मेमोरी ऑर्डरिंग की गारंटी कैसे अन्य मेमोरी पर परिचालन को प्रभावित करती है। मान लें कि मेरे पास एक थ्रेड है जो आवधिक रूप से एक मूल्य को अद्यत

c++ multithreading c++11 atomic memory-barriers 2015-05-27

---

6गर्मी

1उत्तर

साझा_ptr

के साथ लिखें पर कॉपी करें तो मेरे पास एक साधारण cow_ptr है। यह इस तरह दिखता है: template<class T, class Base=std::shared_ptr<T const>> struct cow_ptr:private Base{ using Base::operator*; us

c++ c++17 memory-barriers copy-on-write 2017-10-12

---