जब कोई आपको पूछता है कि क्या आपने कभी भी कोई Verilog संश्लेषण किया है, तो इसका वास्तव में क्या अर्थ है? क्या इसका मतलब है कोड, सिमुलेशन, वास्तविक हार्डवेयर को कोड डाउनलोड करना, या क्या? मैंने इसे ऑनलाइन पढ़ा लेकिन उन्होंने अभी कहा कि यह उच्च स्तर को गेट स्तर तक कवर करने की प्रक्रिया है, जो वास्तव में मुझे बहुत कुछ नहीं बताता है।"वेरिलोग संश्लेषण" शब्द का क्या अर्थ है?
विकिपीडिया इस प्रविष्टि को "Logic synthesis" में अच्छी तरह से इस प्रश्न का उत्तर देता है।
सार है कि संश्लेषण उच्च स्तर Verilog/vhdl निर्माणों है, जो वास्तविक भौतिक हार्डवेयर कि आपके तर्क करने के लिए ऊपर तार हो सकता है, निम्न स्तर तार्किक निर्माणों जो सचमुच के रूप में तैयार किया जा सकता में नहीं है बदल देती है ट्रांजिस्टर तर्क या look-up tables या अन्य एफपीजीए या एएसआईसी हार्डवेयर घटकों का।
वेरिलोग एक स्क्रिप्टिंग भाषा और एक एचडीएल (हार्डवेयर विवरण भाषा) दोनों है। स्क्रिप्टिंग घटक अक्सर एचडीएल या (सीमित मामलों में) को इनपुट पैरामीटर से एचडीएल उत्पन्न करने के लिए मेटाप्रोग्रामिंग भाषा के रूप में सत्यापित करने के लिए टेस्टबेंच लिखने के लिए प्रयोग किया जाता है। एक बात जो नवागंतुकों को भ्रमित करती है वह यह है कि लगभग हर वेरिलोग ट्यूटोरियल आपको भाषा के पटकथा भागों के बारे में सिखाता है। यह एक साधारण, अनिवार्य, अनुक्रमिक प्रोग्रामिंग भाषा की तरह कार्य कर सकता है। आप लूप और प्रिंट परिणाम कर सकते हैं। जब आप संश्लेषित वेरिलोग के उप-समूह तक सीमित हैं, तो इसका लगभग अप्रासंगिक है जिसे एचडीएल के रूप में उपयोग किया जा सकता है। अगर कोई आपको पूछता है कि क्या आपने वेरिलोग संश्लेषण किया है तो वे शायद यह अंतर करने की कोशिश कर रहे हैं कि आपने वास्तविक हार्डवेयर के लिए सभी प्रकार के वेरिलोग डिज़ाइन किए हैं या नहीं। ऐसा करने से यह पता चलता है कि आप समझते हैं कि वेरिलोग को एचडीएल के रूप में कैसे उपयोग करें। यदि आपने सिमुलेशन किया है तो आप उन भाषा विशेषताओं पर भरोसा कर सकते हैं जो संश्लेषित नहीं हैं और इस प्रकार वास्तविक हार्डवेयर में प्रयोग योग्य नहीं हैं।
यह प्रश्न शायद http://s.tk/ee पर बेहतर बंद हो जाएगा। –