क्या वहां कोई मुफ्त प्रोग्राम है जो वीएचडीएल फाइलों के संग्रह को पार्स कर सकता है और उनमें से एक ब्लॉक आरेख बना सकता है?वीएचडीएल ब्लॉक आरेखों को आकर्षित करने के लिए कार्यक्रम?
संपादित मैं एक प्रोग्राम है जो एक ब्लॉक आरेख छवि बनाने के पदानुक्रम के लिए प्रलेखन के साथ जाने के लिए और अधिक देख रहा हूँ, जिस तरह से जावाडोक के लिए इसी तरह की एक श्रृंखला के लिए दस्तावेज़ पार्स करने के बाद एक वर्ग रेखाचित्र बनाता है कक्षाएं।
वैसे भी खुले-सोर्स किए गए कुछ भी नहीं है। थोड़ी देर पहले, मैंने बिना किसी सफलता के Verilog डिज़ाइन के लिए कुछ समान दिखने की तलाश की थी।
अल्टेरा का क्वार्टस वीएचडीएल संकलित कर सकता है और आपको उच्च स्तरीय योजनाबद्ध ब्लॉक प्रदान करता है, जो वीएचडीएल सिग्नल का प्रतिनिधित्व करता है। Xilinx आईएसई के साथ Ditto। इसका खुला स्रोत सॉफ्टवेयर नहीं है, लेकिन यह डाउनलोड और उपयोग करने के लिए स्वतंत्र है।
Mentor's HDL designer इस उद्देश्य के लिए है, लेकिन यह मुफ़्त नहीं है, हालांकि आप शायद छूट प्राप्त छात्र संस्करण प्राप्त कर सकते हैं।
जैसा कि सूत्र ने कहा कि क्वार्टस के पास एक आरटीएल दर्शक भी है, लेकिन इसके द्वारा उत्पादित आरेखों की गुणवत्ता बहुत खराब है - आप वास्तव में दस्तावेज़ीकरण के लिए उनका उपयोग नहीं कर सकते हैं। वे संश्लेषण कीड़े को पकड़ने के लिए सबसे उपयोगी हैं।
प्रोप्लिफ़ाई प्रो और सिम्प्लीफाइ प्रीमियर के पास एक आरटीएल व्यूअर है और मैंने जो देखा है उसका मेरा पसंदीदा कार्यक्रम है। मैंने एक्सिलिनक्स आईएसई, अल्टेरा क्वार्टस और मेन्टर के एचडीएल डिजाइनर में आरटीएल दर्शक भी देखे हैं।
बस उत्सुक है, लेकिन आपको यह नहीं पता होगा कि यह आईएसई में कहां है? –
Xilinx ISE में: जब "कार्यान्वयन मोड" में (पदानुक्रम के पेड़ के ऊपर कॉम्बो-बॉक्स से चयन योग्य), संश्लेषण प्रक्रिया के उप-कार्य में से एक "आरटीएल स्कीमेटिक्स देखें" है। हालांकि, यह वीएचडीएल इकाइयों की मूल संरचना नहीं दिखाता है, यह संश्लेषण परिणाम स्कीमेटिक्स के रूप में दिखाता है। इसका मतलब है कि कुछ संस्थाओं को मान्यता प्राप्त एफपीजीए कोशिकाओं के साथ प्रतिस्थापित/कार्यान्वित किया जाता है, और इस तरह यह दस्तावेज़ीकरण के लिए उपयोग योग्य नहीं है। – Josip