एआरएम कॉर्टेक्स-ए 8 में गुणा और संचित इंट्रिनिक्स का उपयोग कैसे करें?

Question

जीसीसी द्वारा प्रदान किए गए मल्टीप्ली-संचित इंट्रिनिक्स का उपयोग कैसे करें?

float32x4_t vmlaq_f32 (float32x4_t , float32x4_t , float32x4_t); 

क्या कोई इस बात को समझा सकता है कि मुझे इस फ़ंक्शन में किन तीन पैरामीटर पास करना है। मेरा मतलब है स्रोत और गंतव्य रजिस्टर और फ़ंक्शन क्या देता है?

सहायता !!!

Answer 1

सीधे शब्दों में कहा vmla अनुदेश निम्नलिखित है:

struct 
{ 
    float val[4]; 
} float32x4_t 


float32x4_t vmla (float32x4_t a, float32x4_t b, float32x4_t c) 
{ 
    float32x4 result; 

    for (int i=0; i<4; i++) 
    { 
    result.val[i] = b.val[i]*c.val[i]+a.val[i]; 
    } 

    return result; 
} 

और यह सब एक झुलसाना कोडांतरक अनुदेश :-)

आप के बीच इस नियोन-कोडांतरक आंतरिक उपयोग कर सकते हैं में संकलित 3 डी-ग्राफिक्स के लिए सामान्य 4x4 मैट्रिक्स गुणाओं में अन्य चीजें इस तरह:

float32x4_t transform (float32x4_t * matrix, float32x4_t vector) 
{ 
    /* in a perfect world this code would compile into just four instructions */ 
    float32x4_t result; 

    result = vml (matrix[0], vector); 
    result = vmla (result, matrix[1], vector); 
    result = vmla (result, matrix[2], vector); 
    result = vmla (result, matrix[3], vector); 

    return result; 
} 

यह कुछ चक्र बचाता है क्योंकि आपको गुणा के बाद परिणाम जोड़ने की ज़रूरत नहीं है। अतिरिक्तता का उपयोग अक्सर किया जाता है जो इन दिनों बहुसंख्यक एचएसए मुख्यधारा बन जाता है (यहां तक ​​कि x86 ने उन्हें हाल ही में एसएसई निर्देश सेट में जोड़ा है)।

इसके अलावा उल्लेखनीय मूल्य: बहुत रैखिक बीजगणित और डीएसपी (डिजिटल सिग्नल प्रोसेसिंग) अनुप्रयोगों में आम हैं। एआरएम बहुत स्मार्ट था और कॉर्टेक्स-ए 8 नीयन-कोर के अंदर फास्ट-पथ लागू किया गया था। यह फास्ट-पथ तब चलता है जब वीएमएलए निर्देश का पहला तर्क (संचयक) पिछले वीएमएल या वीएमएलए निर्देश का परिणाम होता है। मैं विस्तार से जा सकता हूं लेकिन संक्षेप में ऐसी निर्देश श्रृंखला एक वीएमएल/वीएडीडी/वीएमएल/वीएडीडी श्रृंखला से चार गुना तेजी से चलती है।

मेरे सरल मैट्रिक्स पर एक नज़र डालें- गुणा करें: मैंने बिल्कुल यही किया। इस फास्ट-पथ के कारण यह VML और VMLA के बजाय ADD का उपयोग करके लिखित कार्यान्वयन की तुलना में लगभग चार गुना तेज होगा।

Answer 2

vmlaq_f32 के लिए Google'd, the reference for the RVCT compiler tools चालू हुआ। यहाँ यह क्या कहते है:

Vector multiply accumulate: vmla -> Vr[i] := Va[i] + Vb[i] * Vc[i] 
... 
float32x4_t vmlaq_f32 (float32x4_t a, float32x4_t b, float32x4_t c); 

और

निम्नलिखित प्रकार वैक्टर प्रतिनिधित्व करने के लिए परिभाषित कर रहे हैं। नियोन वेक्टर डेटा प्रकार निम्नलिखित पैटर्न के अनुसार नाम हैं: < प्रकार > < आकार गलियों की > एक्स < संख्या > उदाहरण के लिए _t, int16x4_t एक वेक्टर चार गलियों प्रत्येक एक हस्ताक्षरित 16-बिट पूर्णांक युक्त युक्त है। तालिका ई .1 वेक्टर डेटा प्रकार सूचीबद्ध करता है।

IOW, समारोह से वापसी मान 4 32-बिट तैरता युक्त एक सदिश हो जाएगा, और वेक्टर के प्रत्येक तत्व b और c की इसी तत्व गुणा, और a की सामग्री को जोड़कर की जाती है।

HTH

Answer 3

result = vml (matrix[0], vector); 
result = vmla (result, matrix[1], vector); 
result = vmla (result, matrix[2], vector); 
result = vmla (result, matrix[3], vector); 

यह अनुक्रम काम नहीं करेगा, हालांकि।

result.x = vector.x * (matrix[0][0] + matrix[1][0] + matrix[2][0] + matrix[3][0]); 

...

सही क्रम होगा:: समस्या जम जाता है कि एक्स घटक केवल मैट्रिक्स पंक्तियों के द्वारा ठीक किया एक्स और के रूप में व्यक्त किया जा सकता है

result = vml (matrix[0], vector.xxxx); 
result = vmla(result, matrix[1], vector.yyyy); 

...

नीयन और एसएसई में फ़ील्ड के लिए अंतर्निहित चयन नहीं है (इसके लिए प्रति वेक्टर रजिस्टर में निर्देश इंकोडिंग में 8 बिट्स की आवश्यकता होगी)। उदाहरण के लिए जीएलएसएल/एचएलएसएल में इस प्रकार की सुविधाएं हैं, इसलिए अधिकांश जीपीयू भी हैं। इस लक्ष्य को हासिल करने के लिए

वैकल्पिक तरीका होगा:

result.x = dp4(vector, matrix[0]); 
result.y = dp4(vector, matrix[1]); 

... // और हां, मैट्रिक्स इस एक ही परिणाम

mul उपज के लिए स्थानांतरित किया जाएगा, MADD, MADD, मैड अनुक्रम आमतौर पर पसंद किया जाता है क्योंकि इसे लक्षित रजिस्टर फ़ील्ड के लिए लेखन मास्क की आवश्यकता नहीं होती है।

अन्यथा कोड अच्छा दिखता है। =)