एमआईपीएस संक्षिप्त नाम में "इंटरलॉक पाइपलाइन" क्या है?

Question

मैं एक एमआईपीएस प्रोसेसर वास्तुकला के माध्यम से जा रहा हूँ।

इस ट्यूटोरियल यह कहा गया अनुसार: माइक्रोप्रोसेसर Interlocked पाइपलाइन के बिना चरण http://en.wikipedia.org/wiki/MIPS_architecture

पाइपलाइनिंग करने के लिए एक प्रमुख बाधा है कि कुछ निर्देश, विभाजन की तरह, लंबे समय तक पूरा करने के लिए था और सीपीयू इसलिए पहले इंतजार करना पड़ता है पाइपलाइन में अगले निर्देश पारित करना।
इस समस्या का एक समाधान इंटरलॉक्स की एक श्रृंखला का उपयोग करता है जो चरणों को इंगित करने की अनुमति देता है कि वे व्यस्त हैं, अन्य चरणों को अपस्ट्रीम को रोकते हैं।
हेनेसी की टीम ने इन इंटरलॉक्स को एक प्रमुख प्रदर्शन बाधा के रूप में देखा क्योंकि उन्हें सीपीयू में सभी मॉड्यूल से संवाद करना पड़ा था, जो घड़ी लेते थे और घड़ी की गति को सीमित करने के लिए दिखाई देते थे।
एमआईपीएस डिजाइन का एक प्रमुख पहलू एक चक्र में सभी निर्देशों के कैश-एक्सेस सहित प्रत्येक उप-चरण में फिट होना था, जिससे किसी भी को इंटरलॉकिंग की आवश्यकता होती है, और एक चक्र थ्रूपुट की अनुमति मिलती है।

इस कड़ी का कहना है: --- https://www.cs.tcd.ie/Jeremy.Jones/vivio/dlx/dlxtutorial.htm

issue a "stall" instruction instead of a nop instruction upon a stall 

वास्तव में इंटरलॉक पाइपलाइन नुकसान क्या है?
राउटर एमआईपीएस आर्किटेक्चर के साथ प्रोसेसर को पसंद करने के लिए क्यों उपयोग करते हैं?

Answer 1

MIPS डिजाइन का एक प्रमुख पहलू प्रत्येक उप-चरण, एक चक्र में सभी निर्देशों का, कैश-उपयोग सहित फिट करने के लिए था, जिससे इंटरलॉकिंग के लिए किसी भी जरूरतों को हटाने, और एक एकल चक्र प्रवाह की अनुमति।

लेकिन MIPS के बाद के संस्करण में, http://cs.nyu.edu/courses/spring02/V22.0480-002/vliw.pdf स्लाइड 9, इंटरलॉकिंग आर्किटेक्चर में पुनः शुरू किया गया था:

• सभी MIPS मूल रूप से इंटरलॉकिंग पाइपलाइन चरणों बिना माइक्रोप्रोसेसर की तरह कुछ के लिए खड़ा था के बाद
• नई क्योंकि कार्यान्वयन (विभिन्न मेमोरी विलंबता के साथ) को एक से अधिक स्लॉट की आवश्यकता होगी और हमें कार्यान्वयन के संस्करण पर निर्भर होने वाले कोड की शुद्धता पसंद नहीं है।
• अन्य निर्देश वैसे भी इंटरलॉकिंग की आवश्यकता है क्योंकि (जैसे फ्लोटिंग प्वाइंट)
• क्योंकि यह है कि तो

इंटरलॉकिंग करने के लिए दर्दनाक नहीं है, अपने प्रश्नों पर विचार:

वास्तव में क्या है इंटरलॉक पाइपलाइन नुकसान?

इंटरलॉकिंग को अधिक जटिल हार्डवेयर (सीपीयू की नियंत्रण इकाई) की आवश्यकता होती है, जो हाथ से तैयार ट्रांजिस्टर और 100,000 ट्रांजिस्टर के CPUs के युग में डिज़ाइन और परीक्षण करना इतना आसान नहीं था। उन्होंने इंटरलॉकिंग के बिना सीपीयू कोर डिजाइन करने का लक्ष्य चुना, लेकिन वे असफल रहे। वे इंटरलॉकिंग के बिना वाणिज्यिक चिप्स की संगत श्रृंखला का उत्पादन करने में असमर्थ थे।

राउटर एमआईपीएस आर्किटेक्चर के साथ प्रोसेसर को प्राथमिकता देने के लिए क्यों उपयोग करते हैं?

ऐतिहासिक रूप से वे पहले नेटवर्क उपकरणों में लोकप्रिय थे और एमआईपीएस-आधारित उपकरणों (नेटवर्क डिवाइस निर्माताओं और एमआईपीएस चिप निर्माताओं से दोनों) में जड़ता और निवेश के कारण संभवतः अगले उपकरणों में उपयोग किए जाते थे।

इस पुस्तक "MIPS भागो देखें" डोमिनिक स्वीटमैन तक चेक, पृष्ठों 15,16,22 http://books.google.com/books?id=kk8G2gK4Tw8C&pg=PR15

1990 के दशक, R4600, RM5200 और RM7000 के बीच में कई आसान सुलभ MIPS चिप्स थे। 1 99 3 से आर 4600 का इस्तेमाल सिस्को ने किया था, अगले मॉडल में 64-बिट बस और बड़ी ऑन-चिप एल 2 कैश थी। उस समय के राउटर को चलाने के लिए उनके पास पर्याप्त प्रदर्शन था।

2010 में, मुझे लगता है कि एआरएम पर रूटर हैं (अब SoCs with network and ARM बहुत सारे हैं)। ऐसा इसलिए है क्योंकि एआरएम सबसे व्यापक रूप से लाइसेंस प्राप्त वास्तुकला है (लाइसेंस प्राप्त कोर गिनती के मामले में, 78% in 2011); दूसरा आर्किटेक्चर एआरसी 10% है (अपने पीसी या लैपटॉप पर इंटेल वीप्रो स्टिकर की जांच करें - यदि आपके पास स्टिकर है, तो आपके चिपसेट में एआरसी कोर है; इन्हें कई एसएसडी नियंत्रकों में भी उपयोग किया जाता है)। एमआईपीएस इस रेटिंग में केवल तीसरा है, बाजार में कुल 10 बिलियन कोर का केवल 6% है।