10
मैं एनएएसएम में इस कोड लिखा है:क्या पीएडीडीडी निर्देश वास्तव में एमएमएक्स द्वारा समर्थित है, भले ही यह इंटेल के मैनुअल से गायब है?
PADDD mm0, mm1
और यह कोई त्रुटि के साथ एकत्रित हो गया था, लेकिन यह निर्देश है, हालांकि यह एनएएसएम में मौजूद है, मैं इसे इंटेल निर्देश नियमावली में मिल सकता है, सब मैंने पाया यह है :
PADDD xmm1, xmm2/m128
कौन सा एक xmm रजिस्टर और नहीं एक mm रजिस्टर लेता है।
यह वह जगह है PADDD mm0, mm1 की opcode: 0FFEC1
और यह PADDD xmm0, xmm1 की opcode है: 660FFEC1
तो क्यों PADDD mm0, mm1 इंटेल के निर्देश पुस्तिकाओं में लापता है?
मैं अपने स्रोत पता नहीं है, लेकिन यह मौजूद है [यहां] (http://x86.renejeschke.de/html/file_module_x86_id_226.html)। –
@ बेनसेफफ़ान मैंने इसे यहां भी पाया: https://en.wikipedia.org/wiki/X86_instruction_listings। लेकिन मैनुअल में, यह अस्तित्व में नहीं है। –
आपको सही लगता है। नवीनतम [इंटेल मैनुअल] में (https://www.intel.com/content/www/us/en/architecture-and-technology/64-ia-32-architectures-software-developer-vol-2b-manual। एचटीएमएल) एमएमएक्स संस्करण विशेष रूप से अनुपस्थित है। [2005 से इंटेल मैनुअल] के पुराने संस्करण में (http://www.scs.stanford.edu/05au-cs240c/lab/ia32/IA32-2B.pdf) यह सूचीबद्ध है। –