यह आईए -32e पेजिंग का उपयोग कर रहा है।
एक तार्किक प्रोसेसर IA-32E पेजिंग का उपयोग करता है, तो CR0.PG = 1, CR4.PAE = 1, और IA32_EFER.LME = 1.
IA-32E पेजिंग साथ , रैखिक पता सीआर 3 की सामग्री का उपयोग कर स्थित इन-मेमोरी पेजिंग संरचनाओं के पदानुक्रम का उपयोग करके अनुवाद किया जाता है।
आईए -32e पेजिंग 48-बिट रैखिक पते 52-बिट भौतिक पते पर अनुवाद करता है।
हालांकि 52 बिट्स 4 पीबीइट्स से मेल खाते हैं, रैखिक पते 48 बिट तक सीमित हैं; रैखिक-पता स्थान के अधिकांश 256 टीबीइट्स को किसी भी पर दिए गए समय पर पहुंचा जा सकता है।
- 32-बिट पेजिंग (CR0.PG = 1 और CR4.PAE = 0)
- पीएई पेजिंग (:
86 प्रोसेसर तीन पेजिंग मोड का समर्थन करता है CR0.PG = 1, CR4.PAE = 1, और IA32_EFER.LME = 0)
IA-32E पेजिंग (CR0.PG = 1, CR4.PAE = 1, और IA32_EFER.LME = 1)
मतभेद का सारांश तालिका यहां बताया जाता है (छवि के रूप में , दुर्भाग्य से)
स्रोत
2017-01-15 11:32:23