आवश्यकताओंडिजाइनिंग प्रणाली वास्तविक समय अधिग्रहण के लिए वास्तुकला और 'नियंत्रण'
का संक्षिप्त विवरण (यहाँ अच्छा जवाब में से बहुत सारे हैं, और सभी के लिए धन्यवाद, मैं अगर मैं कभी भी इस उड़ान मिल अपडेट कर देंगे)।
एक डिटेक्टर एक ट्रैक के साथ चलता है, वास्तविक समय (निर्धारक) में कई अलग-अलग भौतिक मानकों को मापने के लिए, curvilinear दूरी के एक समारोह के रूप में। उपयोगकर्ता इस प्रक्रिया के दौरान 'चिह्न' मार्ग बिंदुओं पर एक बटन पर क्लिक कर सकते हैं, फिर प्रत्येक मार्ग के लिए विवरण दर्ज करने के लिए जीयूआई का उपयोग करता है (मानव समय में, लेकिन डेटा अधिग्रहण जारी रहता है)।
इसके बाद, सिस्टम प्रत्येक तरीके के लिए दर्ज बाधाओं को ध्यान में रखते हुए अधिग्रहित डेटा पर गणना/फ़िल्टर/संशोधन की एक श्रृंखला करता है। इस प्रक्रिया का उत्पादन curvilinear दूरी के एक समारोह के रूप में, सुधार की एक श्रृंखला है।
प्रक्रिया के तीसरे भाग ट्रैक के साथ फिर से चलाने शामिल है, लेकिन इस बार एक भौतिक प्रणाली है जो ट्रैक को सही (अभी भी वक्रीय दूरी के एक समारोह के रूप में) में सुधार लेखन।
अपने इनपुट/टिप्पणी/चेतावनी
के लिए मेरे वर्तमान विचार अगर मैं एक पीसी + FPGA के साथ ऐसा कर सकते हैं क्या मैं निर्धारित करने के लिए चाहते हैं। एफपीजीए 'डेटा अधिग्रहण' करेगा, मैं एक बफर से डेटा पढ़ने के लिए पीसी पर सी # का उपयोग करूंगा। डब्ल्यूपीएफ/विनफॉर्म एप्लिकेशन के माध्यम से मार्ग बिंदु जानकारी दर्ज की जा सकती है, और डेटाबेस/फ्लैटफाइल/'प्रसंस्करण' लंबित कुछ भी स्टॉक में संग्रहित किया जा सकता है।
प्रसंस्करण के लिए, मैं एफ # का उपयोग करूंगा।
एफपीजीए का उपयोग भौतिक मशीन पर जानकारी 'लेखन' के लिए किया जाएगा।
एक समस्या जो मैं वर्तमान में देख सकता हूं वह यह है कि अगर एल्गोरिदम को प्रोसेसिंग की आवश्यकता होती है तो नमूना आवृत्ति की आवश्यकता होती है जो डेटा की मात्रा को बहुत बड़ा बफर करने के लिए बनाता है। इससे एफपीजीए में कुछ प्रसंस्करण को ऑफलोड करना होगा - कम से कम उन बिट्स जिन्हें उपयोगकर्ता इनपुट की आवश्यकता नहीं है। दुर्भाग्यवश, एकमात्र प्री-प्रोसेसिंग एल्गोरिदम एक कलमान फ़िल्टर है, जिसे मैंने एफपीजीए के साथ कार्यान्वित करना मुश्किल है, जो मैंने गुगल किया है।
मैं आपको जो भी प्रतिक्रिया देना चाहता हूं, उसके लिए मैं बहुत ही शानदार हूं।
अद्यतन Kalman फिल्टर हम एक ही बार में हर 1ms देख रहे हैं के प्रवेश द्वार पर
(अतिरिक्त जानकारी के रूप में और जब यहां जोड़)। लेकिन कलमान फ़िल्टर के दूसरी तरफ, हम हर 1 मीटर का नमूना लेंगे, जिस गति के बारे में हम बात कर रहे हैं, वह लगभग 2 सेकंड होगा।
तो मुझे लगता है कि और अधिक सटीक सवाल होगा:
एक FPGA पर एक Kalman filter को लागू - seemsthatit's संभव है, लेकिन मैं के बारे में पर्याप्त समझ में नहीं आता या तो सिर्फ बाहर काम करने के कैसे सक्षम होने के लिए विषय संभव है यह है।
मुझे यह भी यकीन नहीं है कि एक कलमैन का एफपीजीए कार्यान्वयन प्रत्येक 1ms चक्र में सक्षम होगा या नहीं, हालांकि मुझे लगता है कि यह कोई समस्या नहीं होनी चाहिए।
यदि मैं सही ढंग से समझ गया हूं, तो एफपीजीए में स्मृति की लोड-लोड नहीं है। प्रक्रिया के तीसरे भाग के लिए, जहां मैं लुकअप टेबल के रूप में उपयोग करने के लिए एक (लगभग) 4 x 400 सरणी युगल भेज रहा हूं, क्या यह संभव है?
इसके अलावा, दो प्रक्रियाओं (डेटा पढ़ने/लिखने) के बीच स्वैपिंग करना हर बार एफपीजीए को पुन: प्रोग्रामिंग का संकेत देगा, या इसे दोनों के बीच स्विच करने का निर्देश दिया जा सकता है? (हो सकता है कि दोनों समानांतर में चलें और एक या दूसरे को अनदेखा करें)।
Anotheroption मैंने देखा है VHDL करने के लिए एफ # संकलन है Avalda FPGA Developer उपयोग करते हुए, मुझे लगता है कि जल्द ही कोशिश कर रहा हो जाएगा, मुझे लगता है।
आपका प्रश्न अविश्वसनीय रूप से व्यापक है .. क्या वास्तव में वास्तव में कोई प्रश्न है? कुछ शुरू करने के लिए बेहतर और वास्तव में शुरू होने के बाद विस्तृत प्रश्नों के साथ वापस आएं! –